🎛️ الدارات المتكاملة (Integrated Circuits - ICs)

تُصنع العناصر الصلبة الحديثة على رقاقات دقيقة من السيليكون (Silicon Wafers) باستخدام تقنية التصوير الضوئي الكيميائي (Photolithography).

يكمن الفرق الجوهري بين المكونات المنفصلة والدارات المتكاملة في طريقة التعبئة؛ فعند تصنيع المكونات المنفصلة (Discreet Devices)، يتم بناء آلاف القطع (مثل ترانزستورات فردية أو ديودات) على رقاقة السيليكون، ثم تُقطع وتُغلف كل قطعة على حدة. أما في الدارة المتكاملة (IC)، فيتم بناء دائرة كهربائية كاملة تحتوي على ترانزستورات وديودات ومقاومات مترابطة داخلياً ومطبوعة معاً على نفس الرقاقة قبل قطعها وتغليفها ككتلة واحدة.

في البدايات، كانت الـ ICs تحتوي على بضعة ترانزستورات بسيطة، أما اليوم، فتحتوي بعض الدارات المتكاملة المتقدمة (مثل المعالجات) على أكثر من مليار ترانزستور مدمج فوق "شريحة" (Chip) سيليكونية واحدة متناهية الصغر.

1. قيود التصنيع: معضلة الملفات والمكثفات في الـ IC

تواجه الدارات المتكاملة قيداً فيزيائياً صارماً عندما يتعلق الأمر بـ الملفات (Inductors) والمكثفات (Capacitors):

• يمكن فقط بناء مكثفات وملفات ذات قيم مجهرية ومتناهية الصغر (Tiny Values) داخل المساحة المتاحة على شريحة السيليكون.
• الحل الهندسي: إذا كانت الدارة المتكاملة بحاجة إلى مكثفات أو ملفات ذات قيم ترشيح أو رنين عالية، يجب حتماً توصيلها كعناصر منفصلة (Discreet) خارج جسم الـ IC. كما تتطلب العديد من الـ ICs التناظرية مقاومات خارجية دقيقة لتحديد كسب الدارة وضبط تردداتها التشغيلية.

2. أغلفة الدارات المتكاملة وتحديد الأطراف (Pinouts)

تُغلف الدارات المتكاملة بأشكال متعددة تلائم طرق اللحام والتطبيق:

1. الغلاف المزدوج المتوالي (Dual-Inline Package - DIP): وهو الغلاف المختبري الأكثر شهرة، يأخذ شكلاً مستطيلاً ويحتوي على صفين متوازيين من دبابيس التوصيل على جانبيه. المسافة القياسية بين الدبوس والآخر هي $1/10$ من الإنش، والمسافة بين الصفين هي $3/10$ من الإنش.
2. الغلاف الأسطواني (TO-5): يمتلك نفس حجم وشكل غلاف ترانزستور TO-5 المعدني ولكنه يأتي بعدد دبابيس أكبر (8 دبابيس نموذجياً).
3. غلاف التثبيت السطحي (Surface Mount Package - SMD): وهو الغلاف القياسي في خطوط الإنتاج الكمي والمصانع الحديثة لصغر حجمه، حيث تُلحم الدبابيس مباشرة فوق المسارات النحاسية للوحة دون الحاجة لثقبها.

📐 قاعدة قراءة أرقام الدبابيس (Pin Numbering):

تُقرأ أرقام الدبابيس دائماً بـ اتجاه عكس عقارب الساعة (Counter-Clockwise) عند النظر إلى الـ IC من الأعلى:

• في غلاف DIP: يتم تحديد الدبوس رقم 1 عبر وجود "نقطة دائرية محفورة" (Dot)، أو "ثلمة نصف دائرية" (Notch) عند حافة الغلاف، حيث يكون الدبوس رقم 1 على يسار الثلمة دائماً.
• في غلاف TO-5: يتم تحديد الدبوس رقم 1 بواسطة نتوء أو لسان معدني بارز (Tab) على الحافة السفلية للعلبة.

[Image showing top view of a DIP IC indicating pin 1 and the counter-clockwise numbering convention]

3. الأنواع والعائلات المنطقية (IC Types & Logic Families)

تنقسم الدارات المتكاملة إلى فئتين رئيسيتين:

• الـ ICs التناظرية (Analog ICs): وتضم تشكيلة واسعة مثل مكبرات العمليات (Op-Amps)، منظمات الجهد، المذبذبات، ومفككات الشفرة الصوتية.
• الـ ICs الرقمية (Digital ICs): تتعامل مع المنطق الرقمي. ورغم القول الشائع بأنها تعمل بلغة الـ 1 والـ 0، إلا أنها في الواقع تتعامل مع مستويين من الجهد الكهربائي (مثلاً $5\text{ V}$ و $0\text{ V}$)، ويُستخدم الرمزين 1 و 0 رياضياً للتعبير عن هاتين الحالتين (High / Low).

تنقسم الدارات الرقمية إلى عائلات منطقية، أبرزها:

أ. عائلة المنطق "ترانزستور-ترانزستور" (TTL)

تُصنع دارات الـ TTL بالكامل باستخدام الترانزستورات ثنائية القطبية (BJTs). وتتميز بواباتها المنطقية داخلياً باحتواء الترانزستورات على مشعات متعددة (Multiple Emitters) على شريحة واحدة.

• المزايا والعيوب: تتميز بسرعتها العالية جداً في معالجة البيانات، ولكن يعيبها استهلاكها المرتفع للطاقة (ضعف كفاءة الطاقة).
• التسمية التجارية: تبدأ أرقام هذه العائلة بالرقم 74 للقطع التجارية و 54 للقطع العسكرية (مثال: الشريحة 7404 التي تحتوي داخلياً على 6 عواكس منطقية Inverters).

مستويات جهد الـ TTL (Logic Levels):

تعمل عائلة الـ TTL دائماً وبشكل صارم عند جهد تغذية ثابت قدره $5\text{ V}$:

• المنطق 1 (Logical High): يمثله جهد قدره $5\text{ V}$.
• المنطق 0 (Logical Low): يمثله جهد قدره $0\text{ V}$ (الأرضي).

ب. عائلة أشباه الموصلات المتممة (CMOS)

تُصنع دارات الـ CMOS باستخدام ترانزستورات الـ MOSFET. وتعتمد كل بوابة منطقية داخلها على تركيب أزواج متتمة (Complementary Pairs) تجمع بين ترانزستور $P-Channel$ وترانزستور $N-Channel$ معاً.

آلية عمل عاكس الـ CMOS السريع (Inverter):

عند تطبيق المنطق 1 (جهد موجب) على الدخل الموحد للبوابتين:

• يفتح الترانزستور السفلي ($N-Channel$) ويصبح في حالة توصيل صريح، بينما يغلق ويستنفد الترانزستور العلوي ($P-Channel$) ويتحول إلى عازل.
• النتيجة: يتم ربط المخرج مباشرة بـ الأرضي (Ground)، فيتحول المخرج إلى المنطق 0. (ويحدث العكس تماماً عند إدخال المنطق 0؛ حيث يفتح العلوي ويغلق السفلي ليُربط المخرج بجهد التغذية $V_{CC}$).
• المزايا والعيوب: تمتاز دارات الـ CMOS بـ استهلاك طاقة شبه معدوم ومنخفض للغاية في حالة الاستقرار، لكنها كانت تاريخياً أبطأ من الـ TTL (رغم أن التطويرات الحديثة جعلت سرعاتها فائقة وتنافسية اليوم).
• التسمية التجارية: تبدأ أرقام هذه العائلة بالرقم 40 (مثل الشريحة 4049 التي تحتوي على 6 عواكس).

⚠️ تنبيه توافقية وممانعة حرج (Impedance Matching Alert): بسبب ممانعة الدخل الفائقة للـ CMOS، لا يمكن لمخرج دارة الـ CMOS العادية أن يقود دارة من عائلة الـ TTL مباشرة، كما لا يمكنها قيادة الأحمال منخفضة الممانعة مثل الـ LEDs. إذا حاولت ربط مخرج CMOS بمدخل TTL، ستنهار الإشارة نتيجة عدم مطابقة الممانعات. لحل هذه المشكلة، صممت الشركات دارات CMOS خاصة تعمل كجسر وسيط (Buffers) مثل الشريحة 4049 أو 4050، وهي مصممة خصيصاً لخفض ممانعة المخرج وتمكين الـ CMOS من قيادة الـ TTL أو الـ LEDs بكفاءة. كما تتوفر عائلة هجينة تُدعى 74C (مثل 74C04) وهي قطع CMOS تمت هندستها لتكون بدائل مباشرة ومطابقة تماماً لدبابيس وجهود عائلة الـ TTL.

مستويات جهد الـ CMOS:

تتميز الـ CMOS بمرونة عالية؛ حيث يمكنها العمل عبر نطاق جهد تغذية واسع يتراوح من 3 إلى 12 فولت:

• المنطق 0: يمثله دائماً $0\text{ V}$.
• المنطق 1: يمثله جهد مصدر التغذية الفعلي المطبق. (إذا غذينا الشريحة بـ $9\text{ V}$، فإن المنطق 1 يساوي $9\text{ V}$، وإذا غذيناها بـ $12\text{ V}$ فإن المنطق 1 يساوي $12\text{ V}$).
• ملاحظة حاسمة: في حال استخدام شريحة بفر وسيطة (مثل 4049) لربط الـ CMOS بالـ TTL، يجب حتماً توحيد جهد التغذية لكافة الدارات عند $5\text{ V}$ صريحة.

4. الفحص والصيانة الميدانية للدارات المتكاملة (Troubleshooting)

دخول المكونات داخل غلاف أحادي مدمج (Monolithic Package) لا يغير من فيزياء عملها؛ فالترانزستور يظل ترانزستوراً والديود ديوداً. تكمن مهارة الصيانة في تحديد أي دبوس (Pin) يتصل بأي جزء من الدارة بناءً على مخطط كرت البيانات (Datasheet).

🩺 سلوك الـ IC عند التلف:

عندما تتعرض الدارة المتكاملة لعطل أو احتراق داخلي نتيجة قفزة جهد أو حرارة مفرطة، فإنها تظهر غالباً على أطراف دبابيسها إحدى حالتين:

1. دارة قصر صريحة (Short Circuit): قصر مباشر بين دبوس التغذية أو دبابيس الإشارة مع دبوس الأرضي، وتصاحبها سخونة مفرطة جداً لجسم الـ IC بمجرد تشغيل الطاقة.
2. دارة مفتوحة (Open Circuit): انقطاع داخلي في مسارات التوصيل المجهرية للـ IC، فيفقد الدبوس استجابته وتظهر الإشارات عليه كأنها معزولة تماماً.

🛠️ حقيقة ورشة العمل: الدارات المتكاملة عبارة عن كتل مصمتة ومدمجة كيميائياً، ولا توجد أي طريقة على الإطلاق لإصلاحها داخلياً. عند ثبوت تلف الـ IC، الحل الوحيد هو إزالتها بحذر باستخدام أدوات إزالة اللحام (Desoldering tools) واستبدالها بقطعة جديدة تماماً تحمل نفس الرقم التجاري.